EE 421L

Lab 8  

Authored by Jeremy Morgan, Preston Donovan, Miguel Morga

Email: morgaj7@unlv.nevada.edu, donovp@unlv.nevada.edu, morga@unlv.nevada.edu

Due: 12/6/2017

Lab Description:

Pin Connections:



Using Chip

Insert Chip into breadboard.
Ground is global at pin <20>. Make sure to ground. VDD is not global.
Use pin diagram above and chip diagram below to test various functions of chip (highlighted above).


Example (testing Inverter):
Ground gnd! at pin <20>
Insert VDD into pin <35>
Insert a voltage into pin <34>
Ai at pin <36> should now be inverse of pin <34>

Chip Diagram (pin locations)

   

Schematic:



Layout:

31-Stage Ring Oscillator:
Schematic                                                      Symbol
    

NAND:
Schematic                                                      Symbol
    

NOR:
Schematic                                                      Symbol
    

PMOS:
Schematic                                                      Symbol
    

NMOS:
Schematic                                                      Symbol
    

Voltage Divider (25k / 10k):
Schematic                                                      Symbol
    

Inverter:
Schematic                                                      Symbol
    

Bandgap:
Schematic                                                      Symbol
    

XOR:
Schematic                                                      Symbol
    

XNOR:
Schematic                                                      Symbol
    

Course Project (Preston):
Schematic                                                      Symbol
    

Course Project (Jeremy):
Schematic                                                      Symbol
    

Return to EE 421L Labs