Lab 7 - ECE 421L 

Authored by Desi Battle,

battled@unlv.nevada.edu

11/08/2017

 


This lab covers the use of buses and arrays in the design of word inverters, muxes, and a high-speed full-adder


4x_inv_collage.png

8x_inverter_collage.png

 

 8x_nand_collage.png

 

 8x_and_collage.png

 

 8x_nor_collage.png

 

 

 

  8x_or_collage.png


delay_summary.png


                                                                                                           

2_1_Demux_Mux_collage.png

 

 

 

8x_Demux_Mux_colage.png

 

 

fulladder_collage.png

                                                full_adder_DRC_proof                                                                                                                                           full_adder_LVS_proof

 

 

 

 

 

8x_fulladder_collage.png

                                                    Layout View of 8x full-adder with DRC proof                                                                                                            Extracted View of 8x full-adder with LVS proof

 

 

 

Download cells used in this lab report by clicking here --> lab7.zip

 

 

Return to My Labs